



集成电路设计工程 2025秋

Lecture 14 Final Project和集成电路封装

张奥扬

清华大学

2025年12月23日

Final Project时间与汇报内容



- 12月28日 提交报告截止日期（以小组为单位，提交Final Project报告）
- 12月30日 下午3点20开始，在本教室进行小组汇报（**每组汇报8分钟，提问2分钟**）
- 所有同学需线下参加，现场有签到。请校外实习的同学提前安排。

■汇报顺序：

- | | |
|-----------------|----------------|
| 1 陈天乐 王从一 SRAM | 2 侯景翔 何宇坤SRAM |
| 3 李昊融 李行初 SRAM | 4 何书恒袁敕天 PA |
| 5 罗一杰 郑珂 SRAM | 6 赵宸宇 薛程瑞 SRAM |
| 7 周林林 王汝佳 PA | 8 李剑涛 潘彦辰 PA |
| 9 陈梁逸 高轩博 SRAM | 10 李锦轩 PA |
| 11 李润豪 李恒润 SRAM | 12 钱元庄 王欣鹏 PA |
| 13 刘麓轩 SRAM | |

SRAM大作业报告要求



SRAM大作业需要同学们最终完成：

1. SRAM电路及版图的设计报告。
2. 准备设计PPT，展示你的工作。

SRAM电路及版图设计报告要求：

1. 需要包含SRAM设计中**SRAM cell**、译码器、灵敏放大器，input buffer的电路细节的截图，SRAM阵列以及完整电路结构截图（**电路细节图片中管子参数需要清晰展示**）以及版图DRC、LVS clean的截图。
2. 需要包含SRAM设计中SRAM cell、译码器、灵敏放大器，input buffer的电路的功能仿真（**前仿、后仿都要包含并附带信号说明**）。
3. SRAM cell的**SNM的仿真**（**前仿、后仿都要包含并附带说明**）。
4. SRAM整体电路版图截图并**标记尺寸以及计算面积**。
4. SRAM整体电路功能仿真（**前仿、后仿都要包含并附带信号说明**）。
5. SRAM读、写的平均功耗仿真。

SRAM大作业报告



清华大学 集成电路学院
School of Integrated Circuits, Tsinghua University

对大作业中的一些要求进行解释说明。

*SRAM整体电路功能仿真（前仿、后仿都要包含并附带信号说明）。

在Schematic review中，同学们其实已经进行了功能性的验证，但是那时候的信号激励是提供给大家，当时的功能完成是对地址中数据写入之后进行读取，在完成该功能的基础上，请同学们设计激励，完成以下功能：先对地址<0:7>顺序写入数据1100_0101,之后再按照顺序将<0:7>中写入的顺序进行读出。（要求：读、写使能信号最低工作频率为200MHz）

*SRAM读写功耗仿真（前仿、后仿都要包含并附带信号说明）。

在完成上述的写入1100_0101以及读出该数据功能后，测量写入1100_0101序列的平均功耗，以及读出该序列的平均功耗即可。（对完成该功能时间内的（电源电压*电流）进行积分并除以时间）

请在大作业最后附上你的面积、功耗以及SNM的数据。

SRAM大作业报告得分细节



对大作业中的报告得分进行说明

SRAM电路及版图设计报告要求：

1.需要包含SRAM设计中**SRAM cell**、译码器、灵敏放大器，input buffer的电路细节的截图，**SRAM阵列以及完整电路结构截图**（**电路细节图片中管子参数需要清晰展示**）以及版图DRC、LVS clean的截图。

（**报告中包含此部分得分35分**）

2.需要包含SRAM设计中SRAM cell、译码器、灵敏放大器，input buffer的电路的功能仿真（**前仿、后仿都要包含并附带信号说明**）。（**报告中包含此部分得分25分**）

3.SRAM cell的**SNM**的仿真（**前仿、后仿都要包含并附带说明**）。（**报告中包含此部分得分8分**）

4.SRAM整体电路版图截图并**标记尺寸以及计算面积**。（**报告中包含此部分得分2分**）

4.SRAM整体电路功能仿真（**前仿、后仿都要包含并附带信号说明**）。（**报告中包含此部分得分15分**）

5.SRAM读、写的平均功耗仿真。（**报告中包含此部分得分15分**）


***如果在报告中有你设计的亮点说明并加以仿真验证，经过答辩通过的话会在**这门课的最终成绩上加3分**。**

PA大作业要求



PA大作业需要同学们最终完成：

1. PA电路及版图工程文件；
2. PA电路及版图的设计报告；
3. 准备设计PPT，展示你的工作。



PA电路及版图工程文件要求：

1. 将整体电路封装成一个symbol，如右上图所示，内部包含所有的有源及无源匹配部分，我们会用统一的顶层testbench对大家的电路进行仿真。
2. 将整体提过后仿的电路封装成第二个symbol，形式与1相同。
3. PA整体的layout。
4. 以上内容请在项目报告中附上对应的路径及server账号密码。

PA大作业要求



1. PA电路及版图工程文件；
2. PA电路及版图的设计报告；
3. 准备设计PPT，展示你的工作。

PA电路及版图设计报告要求：

1. 需要包含PA设计中Driver Stage, Power Stage, Input Matching, Inter-stage Matching, Output Matching的电路细节的截图，以及完整电路结构截图（电路细节图片中管子及无源元件参数、电压设置需要清晰展示并说明）以及版图DRC、LVS clean的截图。
2. 需要包含PA设计中Driver Stage, Power Stage, Input Matching, Inter-stage Matching, Output Matching的电路的SP、PSS仿真（前仿、后仿都要包含）。
3. PA整体的SP、PSS仿真（前仿、后仿都要包含，展示指标包括小信号增益、饱和输出功率、 PAE_{max} 、小信号3dB带宽、 P_{1dB} 、 $PAE@P_{1dB}$ ）。
4. PA整体电路版图截图并标记尺寸以及计算面积。

PA大作业要求



1. PA电路及版图工程文件；
 2. PA电路及版图的设计报告；
 3. 准备设计PPT，展示你的工作。
-

PA设计PPT要求：

1. 两人的分工情况。
2. 各模块的仿真结果（前仿、后仿都要包含）。
3. PA整体的仿真结果（前仿、后仿都要包含，展示指标包括小信号增益、饱和输出功率、 PAE_{max} 、小信号3dB带宽、 P_{1dB} 、 $PAE@P_{1dB}$ ）。
4. PA整体电路版图截图并标记尺寸以及计算面积。
5. 是否有自己独到的设计和考量（加分项）。

PA大作业解释说明



- 最终提交的工程文件中，前仿、后仿电路均封装成一个symbol，接口包括差分输入、差分输出、Driver stage和Output stage的VDD及VB（如两级的电源和偏置不同，可给VDD1, VDD2, VB1, VB2）。
- 差分匹配到100Ohm，如已匹配到差分50Ohm，请在报告中做特别说明。
- 在最终项目报告中，以表格的形式给出性能总结。

PA大作业得分细节



清华大学 集成电路学院
School of Integrated Circuits, Tsinghua University

对大作业中的报告得分进行说明

1. Driver Stage, Power Stage, Input Matching, Inter-stage Matching, Output Matching的电路细节的截图，以及完整电路结构截图（电路细节图片中管子及无源元件参数、电压设置需要清晰展示并说明）以及版图DRC、LVS clean的截图。（报告中此部分满分35分）
2. Driver Stage, Power Stage, Input Matching, Inter-stage Matching, Output Matching的电路的SP、PSS仿真（前仿、后仿都要包含）。（报告中此部分满分30分）
3. PA整体的SP、PSS仿真（前仿、后仿都要包含，展示指标包括小信号增益、饱和输出功率、 PAE_{max} 、小信号3dB带宽、 P_{1dB} 、 $PAE@P_{1dB}$ ）。（报告中此部分满分30分）
4. PA整体电路版图截图并标记尺寸以及计算面积。（报告中此部分满分5分）



*如果在报告中有你设计的亮点说明并加以仿真验证，经过答辩通过的话会在这门课的最终成绩上加3分。

*各项指标的排名会有一定的占比，排名越靠前分数越高。




- ☒ Lead Frame Packages
- ☐ Interposer
- ☐ Ball Grid Arrays
- ☐ Flip Chip
- ☐ IC Stacking (3D Integration)
- ☐ System in a Package (SiP)
- ☐ Sockets
- ☐ Electrical Models

Transistor Outline (TO)




www.amkor.com

Dual Inline Package (DIP)



www.amkor.com


Small Outline Package (SOP)



Package	Body Size (mm)	Pad Size (mm)	Lead	Inductance (nH)	Bulk Capacitance (pF)	Self Resistance (mF)
20 Ld	5.3 x 7.2	3.9 x 5.4	Longest Shortest	2.260 0.958	0.395 0.209	19.0 9.10
28 Ld	3.9 x 9.9	2.4 x 4.8	Longest Shortest	1.590 0.757	0.376 0.198	14.1 7.53
28 Ld	5.3 x 10.2	3.9 x 5.1	Longest Shortest	2.510 0.928	0.463 0.206	21.5 9.57

www.amkor.com



Quad Flat Package (QFP)



Package	Body Size (mm)	Pad Size (mm)	Lead	Inductance (nH)	Capacitance (pF)	Resistance (mΩ)
32 Ld	7 x 7	5 x 5	Longest Shortest	0.904 0.799	0.211 0.202	9.2 7.8
48 Ld	7 x 7	5 x 5	Longest Shortest	1.110 0.962	0.225 0.200	13.8 12.0
100 Ld	14 x 14	8 x 8	Longest Shortest	2.300 1.520	0.419 0.322	26.3 17.8
144 Ld	20 x 20	8.5 x 8.5	Longest Shortest	6.430 4.230	1.100 1.070	62.9 52.6
176 Ld	24 x 24	8 x 8	Longest Shortest	9.510 5.200	1.270 1.340	89.0 64.0
208 Ld	28 x 28	11 x 11	Longest Shortest	9.670 6.190	1.380 1.210	86.2 64.8

www.amkor.com

Exposed-Pad Thin Quad Flat Package (TQFP)




www.amkor.com




Representative Chip in a QFN Package



清华大学 集成电路学院
School of Integrated Circuits, Tsinghua University



Plastic Leaded Chip Carrier (PLCC)



Package	Body Size (mm)	Pad Size (mm)	Lead	Self Inductance (nH)	Bulk Capacitance (pF)	Self Resistance (mΩ)
20 Ld	8.9 x 8.9	3.7 x 3.7	Longest Shortest	2.110 1.780	0.596 0.583	13.5 11.1
44 Ld	16.6 x 16.6	8.89 x 8.89	Longest Shortest	2.900 2.140	0.893 0.681	17.8 13.7
84 Ld	29.3 x 29.3	10.8 x 10.8	Longest Shortest	10.900 6.840	1.780 1.750	57.6 43.2

www.amkor.com

Electrical Models



Package Type	SOP (28 Lead)	QFN (48 Lead)	PLCC (44 Lead)
Pin Resistance	0.02 Ω	0.01 Ω	0.02 Ω
Pin Inductance	2.5 nH	1 nH	3 nH
Pin Capacitance	0.45 pF	0.225 pF	0.9 pF




- ☐ Lead Frame Packages
- ☒ Interposer
- ☐ Ball Grid Arrays
- ☐ Flip Chip
- ☐ IC Stacking (3D Integration)
- ☐ System in a Package (SiP)
- ☐ Sockets
- ☐ Electrical Models

Interposer



An **interposer** (= to put in between) is an electrical interface routing between one socket or connection to another. The purpose of an interposer is to spread a connection to a wider pitch or to reroute a connection to a different connection.




Interposer Material	Silicon	Glass	Organic
Density	✓✓✓	✓✓	✓
Cost	\$\$\$	\$\$	\$



- ☐ Lead Frame Packages
- ☐ Interposer
- ☒ Ball Grid Arrays
- ☐ Flip Chip
- ☐ IC Stacking (3D Integration)
- ☐ System in a Package (SiP)
- ☐ Sockets
- ☐ Electrical Models

Ball Grid Array (BGA)




- ✓ Higher density (typical pitch between adjacent solder balls is 1.27 mm, 1 mm, 0.5 mm)
- ✓ Lower inductance
- ✓ Better heat dissipation
- x Difficult inspection

www.amkor.com



- ☐ Lead Frame Packages
- ☐ Interposer
- ☐ Ball Grid Arrays
- ☒ Flip Chip
- ☐ IC Stacking (3D Integration)
- ☐ System in a Package (SiP)
- ☐ Sockets
- ☐ Electrical Models

Flip Chip = Controlled Collapse Chip Connection (C4)




✓ The C4 bump pitch may be as low as 50 μm enabling high density I/O for the chip.


Flip-Chip Grid Ball Array (FC-GBA)




清华大学 集成电路学院
School of Integrated Circuits, Tsinghua University



Bare Die




Lidded




www.amkor.com


Flip Chip Chip Scale Package (Fc-CSP)




Bare Die,
Capillary Underfill



Overmolded,
Molded Underfill




Exposed Die Molded,
Capillary Underfill




Exposed Die,
Molded Underfill

www.amkor.com


Flip Chip Chip Scale Package (Fc-CSP)




Exposed Die Molded,
Capillary Underfill
Plate Heatsink



Exposed Die Molded,
Molded Underfill
Plate Heatsink



Overmolded,
Capillary Underfill




POSSUM™ Antenna in Package
Molded Underfill

www.amkor.com

Interposer Package on Package (PoP)





清华大学 集成电路学院
School of Integrated Circuits, Tsinghua University



www.amkor.com

Interposer Package on Package (PoP)




www.amkor.com




- ☐ Lead Frame Packages
- ☐ Interposer
- ☐ Ball Grid Arrays
- ☐ Flip Chip
- ☒ IC Stacking (3D Integration)
- ☐ System in a Package (SiP)
- ☐ Sockets
- ☐ Electrical Models

Stacked Chip Scale Packaging (SCSP)




www.amkor.com

SCSP: 2 Die on 2-Layer Laminate Structure




www.amkor.com


SCSP: 2 + 1 Die on 4-Layer Laminate Structure



www.amkor.com






SCSP: 3 + 1 Logic + Memory






www.amkor.com

SCSP: Memory



www.amkor.com

Flip Stack Chip Scale Package (FS-CSP)




www.amkor.com




- ☐ Lead Frame Packages
- ☐ Interposer
- ☐ Ball Grid Arrays
- ☐ Flip Chip
- ☐ IC Stacking (3D Integration)
- ☒ System in a Package (SiP)
- ☐ Sockets
- ☐ Electrical Models

System in a Package (SiP)



www.amkor.com

Xilinx Virtex-7 FPGA



www.xilinx.com





- ☐ Lead Frame Packages
- ☐ Interposer
- ☐ Ball Grid Arrays
- ☐ Flip Chip
- ☐ IC Stacking (3D Integration)
- ☐ System in a Package (SiP)
- ☒ Sockets
- ☐ Electrical Models

Sockets



- Socket provides electrical connection from the packaged chip to the test board without having to directly solder the package to the test board.
- Same test board can be used to characterize many test chips through a socket.
- Socket adds its own parasitic inductance, capacitance, and resistance.






- ☐ Lead Frame Packages
- ☐ Interposer
- ☐ Ball Grid Arrays
- ☐ Flip Chip
- ☐ IC Stacking (3D Integration)
- ☐ System in a Package (SiP)
- ☐ Sockets
- ☒ Electrical Models

Package Electrical Model



- Self resistance (R), self inductance (L), and self capacitance (C) associated with each pin
- Mutual inductance (M) and mutual capacitance (C_M) between every pair of pins.
- Mutual inductance and mutual capacitance are larger for closer pins.



Example RLC Values for Lead-Frame Packages




Package	Body Size (mm)	Lead Count	R (Ω)		L (nH)		M (nH)				C (pF)		C _{M12} (pF)	
			Corner	Center	Corner	Center	Corner		Center		Corner	Center	Corner	Center
							M12	M13	M12	M13				
QFP	28 x 28	208	0.9	0.65	12	8	8	6.5	5.5	4.5	0.2	0.06	1	0.6
	12 x 12	80	0.36	0.28	2.9	2.4	2.3	1.6	1.3	0.9	0.15	0.10	0.27	0.20
PLCC	11 x 11	28	0.05	0.04	4.4	3.2	2	1.5	1.5	1.1	0.35	0.25	0.6	0.45
SSOP	5 x 10	28	0.3	0.25	2.9	1.3	1.45	0.85	0.6	0.35	0.2	0.08	0.27	0.1

www.ti.com

Example RLC Values for Ball Grid Array (BGA) Packages



Pac kag e	Body Size (mm)	R (Ω)				L (nH)				M (nH)				C (pF)				C _M (nH)			
		Corner		Center		Corner		Center		Corner		Center		Corner		Center		Corner		Center	
		O	I	O	I	O	I	O	I	O	I	O	I	O	I	O	I	O	I	O	I
PBG A 208	23 x 23	1.2	0.8	0.9	0.6	9	6	5.5	2.5	6	4.5	3.5	1.5	0.2	0.1	0.15	0.1	0.35	0.15	0.15	0.1
PBG A 388	35 x 35	1.8	1.2	1.35	1	14	10	8	4.5	9	6.5	5	3	0.3	0.15	0.25	0.18	0.5	0.25	0.25	0.15
LBG PA 196	15 x 15	0.4		0.2	0.3	1.7		0.9	1.2	0.6		0.3	0.45	0.08		0.04	0.04	0.1		0.1	0.1



www.ti.com

Wire-bond Inductances



- Self inductance and mutual inductance of wire-bonds depend on their length and spacing.
 - Self inductance is roughly 1 nH/mm
- Resistance of wire-bond is typically small.
- The wire-bond parasitic values should be added to the package model.


Length		Inductance		
mm	mils	L (nH)	M12 (nH)	M13 (nH)
0.5	19.6	0.32	0.14	0.09
1.0	39.2	0.78	0.39	0.28
2.0	78.4	1.83	1.04	0.78
3.0	117.6	2.99	1.80	1.40
4.0	156.8	4.22	2.62	2.09
5.00	196.0	5.50	3.48	2.82

www.ti.com




- ☐ Lead Frame Packages
- ☐ Interposer
- ☐ Ball Grid Arrays
- ☐ Flip Chip
- ☐ IC Stacking (3D Integration)
- ☐ System in a Package (SiP)
- ☐ Sockets
- ☐ Electrical Models
- ☒ Other Topics

Chip on Board (CoB)




Integrated Passive Devices (IPD)



Substrate	Glass and high resistivity silicon
Metal layers	Up to 5 metal layers (1 TaN, 2 Al, 2 Cu)
Metal thickness	Up to 10 μm
Passives	R, L, C
MIM capacitors	1 nF/mm ² - 150 V 2 nF/mm ² - 100 V 5 nF/mm ² - 50 V 140 pF/mm ² - 200 V 70 pF/mm ² - 400 V
RTaN metal resistor	35 Ω /sq. $\pm 5\%$
Packaging	Wire-bonding Bumps, copper pads, micro-bumps
Wafers diameter	200 mm
Wafer thickness	<100 μm

www.st.com




www.murata.com

TSV建模流程




Step2: 3D建模



Layers	
5/0	
11/0	
12/0	
13/0	
19/0	
20/0	
25/0	
26/0	
29/0	
30/0	
63/63	
66/0	
67/0	
69/0	
70/0	
74/0	
76/0	
77/0	
78/0	
81/0	
85/0	
86/0	
88/0	
89/0	
95/0	
106/0	
109/0	
127/179	
129/0	
147/0	
156/0	
157/0	
158/0	
162/0	
166/0	
170/0	
184/0	
185/0	
251/0	

Ansyes HFSS 3D建模视图




TSV通孔EM仿真



清华大学 集成电路学院
School of Integrated Circuits, Tsinghua University

- 导入HFSS生成3D模型并进行EM仿真



清华大学
Tsinghua University


■ 达到求解精度，生成SNP文件




TSV通孔EM仿真



观察guard ring有无via7连接的磁场分布情况



无via7的磁场分布



有via7的磁场分布

有via7连接的guard ring一定程度上减弱了信号的磁场扩散



谢谢大家！